반응형 Xilinx2 ZYNQ - PL(Programmable Logic) Ⅰ. PL의 내부 구조 - 해당 부분은 ZYNQ 이외에도 FPGA를 다루는 사람에게도 매우 중요한 내용이 됨 - PL 혹은 FPGA는 CLB(Configuration Logic Block), Block RAM, DSP Slice( *Multipiler&Accumalator), Input & Output Blocks 등으로 구성되어 있음 + 실제 우리가 설계한 counter 라든지 adder는 CLB 내 있는 Slice 라는 것으로 구현이 이루어짐 (※ 더 정확히 말하면 ,LUT로 구현됨) + 하나의 CLB로 모든 로직이 구현되는 것이 아니라, CLB 간이 WIRE로 연결되어 있기 때문에 큰 로직 구현이 가능 Ⅱ. CLB(Configuration Logic Block) - CLB 라는 것은 크게 Slice.. 2022. 9. 16. ZYNQ 개요 Ⅰ. ZYNQ란? - CPU Core unit과 FPGA 를 포함하는 SoC Chip (※ 여기서 CPU Core는 Arm 계열의 CPU를 의미) (※ 여기서 FPGA라고 적었지만, ZYNQ에서는 PL(Programmable Logic) 명명) - PCB level에서 CPU(or microprocessor) + FPGA 통신을 하는 것에 비해, 하나의 Chip으로 설계 됨으로써 개발 시간, 비용 측면에서 이득 - 또한, 기존 ASIC칩 들과 달리 PL(Programmable Logic) 영역을 가지고 있기 때문에 flexibility와 scalability를 가질 수 있음 Ⅱ. 현재의 ZYNQ - AMD(*Xilinx) 및 Intel(*Altera)에서는 FPGA 제품군 뿐만 아니라 FPAG와 ARM .. 2022. 9. 15. 이전 1 다음 반응형
